對手不讓你用最先進的工具，該怎麼辦？
這是華為面臨的現實──最先進的光刻機買不到，傳統做晶片的路越走越窄。 2026年5月25日，華為何庭波在IEEE國際電路與系統研討會（ISCAS 2026）上拋出了一個答案：韜（τ）定律。
核心邏輯：不是在平面上”比誰小”，而是在立體空間裡”比誰更巧”。 以前做晶片，像在單層土地上蓋平房，電晶體越小越厲害（摩爾定律）。但單層快到物理極限了。華為的打法是透過”邏輯折疊”（LogicFolding）技術，把單顆晶片內部的電路從平面攤餅變成立體複式結構－關鍵模組在垂直方向上變成”樓上樓下的鄰居”，訊號走垂直電梯而不是繞平面遠路。據悉今年下半年的麒麟2026，靠這套方法電晶體密度相比傳統2D設計能上漲53.5%。
好的一面：務實，必要。 既然最先進的設備拿不到，不如換個維度競爭。用成熟工藝+邏輯折疊+系統優化，走”超越摩爾”（More than Moore）的路子——台積電、英特爾、AMD其實都在用類似思路給摩爾定律”續命”。而對外部受限的國芯來說，這正是最現實的生路：降低對單一光刻環節的依賴，讓設計、架構、封裝的每個環節都創造價值。
需要冷靜的一面：新路不好走。 “邏輯折疊”並非華為首創，華為的差異化到底有多少是硬技術突破，多少是既有技術的新敘事？還得看實測。 生態上，華為雖然是UCIe聯盟成員（全球小晶片互連標準組織），但跨國產業鏈協作仍面臨地緣限制。用自己的方式適配甚至局部自建生態，這條路能不能走通？這是比技術本身更棘手的題目。最後說”定律”這個名字－定律是時間驗證出來的，摩爾定律走了六十年才被奉為圭臬，韜（τ）定律才剛剛邁出第一步。
说白了，这是一次聪明的战略转向，也是一场高风险的技术豪赌。 赌赢了，国芯可能蹚出一条不一样的路；赌输了，不过是”弯道超车”叙事里又一个被透支的口号。在秋天的麒麟芯片跑分出来之前，保持期待，但别急着封神。
